## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-174242

(43) Date of publication of application: 23.06.2000

(51)Int.CI.

H01L 27/115 H01L 21/76 H01L 27/10

(21)Application number: 11-252181

(22)Date of filing: 06.09.1999 (71)Applicant: TOSHIBA CORP

(72)Inventor: NAKAMURA TAKUYA

KOIDO NAOKI IIZUKA HIROHISA NARITA KAZUHITO ARITOME SEIICHI ARAI FUMITAKA

(30)Priority

Priority number: 10276126

Priority date : 29.09.1998


Priority country: JP


# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, together with its manufacturing method, wherein a short circuit between gate electrodes is surely prevented.

SOLUTION: After a first gate electrode material film 16a is deposited on a silicon substrate 11 through a gate insulating film 15, a mask material is used to work an element isolation groove 13 for embedding an element isolation insulating film 14. After the mask material is removed, the upper-end part corner A of the element isolation insulating film 14 is receded by an isotropic etching. Then, a second gate electrode material film 16b is deposited, and a control gate electrode 18 is formed through an inter-layer gate insulating film 17. At the time when the control gate electrode 18 is patterned, gate electrode material film 16b and 16a are etched to form a floating gate electrode 16.





## **LEGAL STATUS**

[Date of request for examination]

31.08.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特第2000-174242 (P2000-174242A)

(43)公開日 平成12年6月23日(2000.6.23)

						-マフード(参考)
(51) IntCL*		識別記号	FI		τ.	-47-L (M-42)
HO1L	27/115		HOIL	27/10	434	
	21/76				481	
				21/76	t.	
	27/10	481		21/10	_	


	• • • • • • • • • • • • • • • • • • • •	未請求 請求項の数6 OL (全 9 b			
专膜平11-252181	(71)出願人	株式会社東芝 神奈川県川崎市寧区堀川町72番地 中村 卓矢			
平成11年9月6日(1999.9.6)	(72) 吳明督				
特顧平10-276126 平成10年9月29日(1998.9.29) 日本(JP)	神东川県横浜市磯子区新杉田町8番地 式会社東芝横浜事業所内				
	(72)発明者	小井土 直樹 神奈川県横浜市磯子区新杉田町8番地 式会社東芝樹浜事業所内	姝		
	(74)代班人	100092820 弁理士 伊丹 勝			
4	- 成11年9月6日(1999.9.6) - 開平10-276126 - 大成10年9月29日(1998.9.29)	本成11年9月6日(1999.9.6) (72)発明者 計画平10-276126  学成10年9月29日(1908.9.29) 日本(JP) (72)発明者	株式会社東芝   株式会社東芝		


最終質に続く

(54) 【発明の名称】 半導体装置及びその製造方法 (57)【要约】

【課題】 ゲート電極間短絡を確実に防止した半導体装

菌とその製造方法を提供する。 【解決手段】 シリコン基版11にゲート発録期15を 介して第1のゲート電極材料供16gを堆積した後、マ スク材を用いて素子分離用溝13を加工し、素子分離絶 緑膜 1 4を埋め込む。マスク材を除去した後、等方性エ ッチングにより素子分離絶縁既14の上端部コーナーAを後退させる。その後第2のゲート電極材料限166を 地球し、層間ゲート絶縁既17を介して制御ゲート電極 18を形成する。制御ゲート電極18のパターニング時 に同時に、ゲート電極材料以16b, 16eをエッチングして、浮遊ゲート電極15を形成する。





### 【特許請求の範囲】

[請求項 1] 半導体基板と、

この半導体基板に形成された溝に半導体基板の面より突 出した状態に埋め込まれた素子分離絶縁限と

前記半導体基板の前記案子分離絶縁限により囲まれた領 域に下成された、前記未子分離絶縁敗の逞め込み前にゲート絶縁敗を介して唯徒されたゲート電極材料膜を含む ゲート 電極を有するトランジスタとを備えた半導体装置 において、

前記未子分離絶縁膜は、その上端部コーナーが選択的に

後退処理されていることを特徴とする半導体装置。 【請求項 2】 村記トランジスタは、村記ゲート電優を 浮遊ゲート電優とし、この浮遊ゲート電優上に厚間ゲー ト絶縁膜を介して制御ゲード電極が秩層された不揮発性 メモリトランジスタであ ることを特徴とする詩求項 1記 裁の半導体装置。

【詩求項 3】 半導体基板にゲート絶縁膜を介してゲー ト電極材料膜及びマスク材料膜を順次堆積する工程と、 前記マスク材料膜、ゲート電極材料膜、ゲート絶縁膜及 び半導体基板を異方性エッチングにより順次エッチング して素子分離領域に海を形成する工程と、

前記マスク材料膜を残したまま前記簿にマスク材料膜の 面位置と時間し面位置をもって素子分離絶縁膜を埋め込 お丁稈と.

前記マスク材料膜をその膜厚方向に少なくとも一部除去 した後、前記素子分離絶縁膜の上端部コーナーを等方性 エッチングにより後退させる工程と、

前記マスク材料膜を除去した後、前記ゲート電極材料膜 をパターニングしてゲート電極を形成する工程とを有す ることを特徴とする半導体装置の製造方法。

前記ゲート電極は、浮遊ゲート電極と制 [請求項 4] 御ゲート電極が秩屋された不揮発性メモリトランジスタ

の浮遊ゲート電極であ り、 前記ゲート電極のパターニング工程は、前記衆子分離絶 緑膜の上端部コーナーを等方性エッチングにより後退さ せる工程の後、前記ゲート電極材料映上に層間ゲート絶 縁膜を介して制御ゲート電極材料膜を堆積し、この制御 ゲート電極材料限をパターニングして制御ゲート電極を 形成する工程と連続的に行うことを特徴とする詩求項 3 記載の半導体装置の製造方法。

[請求項 5] 前記素子分離絶縁膜の上端部コーナーを 等方性エッチングにより後退させる工程は、後退 した上 始部コーナーが前記ゲート電極材料膜の側面に鉢端する 状態となるようにすることを特徴とする詩求項 3記載の 半導体装置の製造方法。

【請求項 6】 浮遊ゲート電極とこれに容量結合する制 御ゲート電極とを持つ不揮発性メモリトランジスタが配 列形成されたメモリセルアレイを有する半導体装置の製

造方法であ って、 半導体基板にゲート絶縁膜を介して第1のゲート電極材

料膜及びマスク材料膜を順次堆積する工程と、 前記マスク材料膜、第1のゲート電極材料膜、ゲート絶 縁踑及び半導体基板を異方性エッチングにより順次エッ チングして未子分離領域に游を形成する工程と、 前記マスク材料膜を残したまま前記簿にマスク材料膜の 面位置と時間 じ面位置をもって衆子分離絶縁膜を埋め込... む工程と、 前記マスク材料膜をその膜厚方向に少なくとも一部除去 した後、前記赤子分離絶縁膜の上端部コーナーを等方性 エッチングにより後退させる工程と、 前記マスク材料膜を除去した後、前記第1のゲート電極。 材料膜と共に浮遊ゲート電極を構成する第2のゲート電 様材料膜を堆積する工程と、 前記第2のゲート電極材料膜を前記素子分離絶縁膜上で 分離するスリットを加工する工程と

前記第2のゲート電極材料膜上に層間ゲート絶縁膜を介

して制御ゲート電極を形成する工程と、

前記制御ゲート電極と自己整合的に前記第2及び第1の ゲート電極材料膜をパターニングして各メモリトランジ スタの浮遊ゲート電極を分離形成する工程とを有するこ とを特徴とする半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

「発明の原する技術分野」この発明は、ゲート電優材料 鉄地鉄後に素子分離絶縁膜の埋め込みを行うようにした。 半迄体装置に係り、特にNAND型EEPROM等の不 担発性メモリに適用して有用な半導体装置とその製造方 法に関する。

[0002]

【従来の技術】従来より、NAND型EEPROM等の 高集技化メモリに用いられる素子分離技術として、ST I (Shallow Trench Isolation) 技術が知られている。 これは、半導体萎振の素子分離領域に浅い溝を加工し、 この游に素子分離絶縁膜を埋め込み形成するものであ る。具体的なSTI技術の適用に当たっては、(e)素子分離錯録限を埋め込み形成した後に、素子領域にケー ト絶縁膜を介してゲート電極を形成する方式と、 (b) 予め基板全面にゲート絶縁膜を介してゲート電極材料膜。 を形成した状態でゲート電極材料膜、ゲート絶縁膜及び **基板をエッチングして溝を形成し、素子分離絶縁膜を埋** 

の込み形成する方式とがあ る。 【0003】図15(e), (b)は、NAND型EE PROMのメモリセルアレイ領域について、後者の方式 を適用して素子分離絶縁膜を埋め込んだ状態の平面図と そのA-A′断面図を示している。図示のように、シリ コン基板 1 には素子分離絶縁膜 4の埋め込み前に、ゲー ト絶縁棋(トンネル絶縁棋)5を介して浮遊ゲート電極 の一部となるゲート電極材料膜 6、及びCMP処理のス トッパマスク材となるシリコン空化限フが堆積される。 これらのシリコン変化膜で、ゲート電極材料膜を、ゲー

ト語録既3及び基版1をレジストパターンを用いたRFEによりエッチングして、素子分離領域に渡3が形成され、ここに素子分離領録限4が埋め込まれる。これにより、素子分離絶録限4により区面されたストライプ状の素子領域2が形成される。素子分離絶録限4は、シリコン変化限7と実質的に同じ面位置になるように埋め込まれる。

【0004】この後、シリコン変化限7を除去して、制御ゲート電優を核層形成する。図16(a),(b)は制御ゲート電優9をパターン形成した状態の平面図とそのA-A、断面図を示している。図15の段階の中面図を示している。図15の段階のでは分かった電極材料度6は、図15(b)の断面での各メモリトでいるが、ストライがの赤なさらりの断面での各メモリンジスタ毎の分離は未たなさらでは対解度6とならに決っていまった後、このゲート電極材料度6とをは、これにポテト絶縁解とをである。とれていまった後により、制御ゲート電優9を形成する。この制御ゲートを報解とのパターニング工程に対する。この制御ゲートを報解とのパターニング工程に対する。この制御ゲート電イののイターニング工程に対する。この制御ゲート電イのイングエッチンジスタ毎に分離された浮遊ゲート電極が得られる。【0005】

【発明が解決しようとする課題】上述した従来の製造法では、図15(a)に示すように、パターニングされた制御ゲート電極9の間に、衆子分離第3の攻界に沿ってゲート電極材料限5。6bのエッチング残り10が発生する。これは、図15に示すようにR1日により形成された済に衆子分離絶解以4を埋め込むと、その後少プン室化限7を除去したときに、衆子分離絶解以4が逆テーパ状をなしてゲート電極材料限6の上に突出した形となるためである。

【0005】即ち、制御ゲート電極9をパターニングし、引き続きゲート電極材料限65,6を順次エッチングする際に、素子分離絶縁限4のコーナーが除になって、ゲート電極材料限65,6のうち特に下層のゲート電極材料限65,6のうち特に下層のゲート電極材料限55,0の型セル内のメモリトランジスタの浮遊ゲート短絡という不良の原因となる。同様のよりの問題は、NAND型EEPROMに限らず、同様の素子分離技術を用いる他のトランジスタ回路にも生じる。【0007】この発明は、上記事情を考慮してなされたもので、ゲート電極間短絡を確実に防止した半導体装置とその製造方法を提供することを目的としている。【0008】

【課題を解決するための手段】この発明に係る半導体装置は、半導体基板と、この半導体基板に形成された時に半導体基板の面より突出した状態に埋め込まれた未子分離絶縁限と、前記半導体基板の前記未子分離絶縁限により囲まれた領域に形成された、前記未子分離絶縁限の埋

の込み前にゲート組縁既を介して地級されたゲート電極 材料既からなるゲート電極を有するトランジスタとを備 えた半導体装置において、前記衆子分離絶縁既は、その。 上端部コーナーが選択的に後退処理されていることを特 数とする。

【0009】具体的に例えば、前記トランジスタは、前記ゲート電極を浮遊ゲート電極とし、この浮遊ゲート電極上に層間ゲート暗縁跳を介して制御ゲート電極が接層された不揮発性メモリトランジスタである。

【0010】この発明に係る半導体装置の製造方法は、 半導体基板にゲート発展膜を介してゲート電極対科及及びマスク材料膜を順次地接する工程をと、前記マスク材料膜、ゲート経験膜及び半導体多板を 展方性エッチングにより順次エッチングとで素子分離視 場方性エッチングにより順次エッチングは要素子の推設に 対して素子の対料膜の面位置と、前記マスク材料膜を ま前記滑にマスク材料膜の面位置と、前記マスク材料膜を まず子分離経験に少なくとも一部除去した後、前記素子 分離経験の上端部 コーナーを今内膜を発表した後、前記素子 分離にする工程と、前記マスク材料度を をおりませて、 後記ゲート電極材料膜をバターニングしてゲート電極を形 成する工程とを有することを特数とする。

【0011】この発明の製造方法において、耐記ゲート電極は例えば、浮遊ゲート電極と制御ゲート電極が破尽された不揮発性メモリトランジスタの浮遊ゲート電極であり、耐記サート電極のパターニング工程は、耐記未子の難絶録既の上端部コーナーを等方性エッチングにより、後退させる工程の後、耐記ゲート電極材料限上に脅闘ゲート・記録限を介して制御ゲート電極材料度を進続し、この制御ゲート電極材料度をパターニングとて制御ゲート電極を形成する工程と連載的に行うものとする。

【ロロ12】またこの発明の製造方法において、前記素子分離絶縁阱の上端部コーナーを等方性エッチングにより後退させる工程は、好ましくは、後退した上端部コーナーが前記ゲート電極材料阱の側面に体端する状態となるようにする。

ゲート 電極材料既と共に浮遊ゲート電極を構成する第2のゲート電極材料既を地級する工程と、前記第2のゲート電極材料既を前記案子分離絶縁既上で分離するスリットを加工する工程と、前記第2のゲート電極材料既上に層間ゲート絶縁既を介して制御ゲート電極を形成第2及後と、前記第4のゲート電極と前記第2及びま1のゲート電極材料既をパターニングして各メモリトランジスタの浮遊ゲート電極を分離形成する工程とを有することを特数とする。

■ CO 14 記 この発明によると、トランジスタのゲート 電極材料 既が素子分離絶縁 既の埋め込み工程 前に 地 後れ、しかも 素子分離絶縁 既が半 導体 基 板の面 より突出 た状態 に埋め込まれるような 半 導体 装置 の場合に、 素子分離 絶縁 既の上端 部 コーナーに対して ゲート 電極 のパターニング 工程 で素子 分離 絶縁 限の 陰に でんした ない ない はい される という不良 のない 信頼 性 の高い 半導体 装置が得られる。

[0015]

【発明の実施の形態】以下、図面を参照して、この発明の実施例を説明する。図 1 は、この発明をNAN D型 EEPROMに適用した実施例のメモリセルアレイ部の構造を示す平面図であ り、図 2 (a), (b) はそれぞれ図 1 の A - A', B - B' 断面図であ る。

【0016】 p型シリコン参板1100未子分離領域には、STI (Shallow Trench Isolation) 技術により素子分離用溝13が形成され、この溝13に未子分離絶縁以14が埋め込み形成されている。未子分離絶縁以14により囲まれた未子形成領域12は、ストライブ状をなしており、ここにゲート絶縁以(トンネル経縁以)15全介して浮遊ゲート電極16が形成され、浮遊ゲート電極16が形成され、浮遊ゲート電極16が形成されで、

【0017】この実施例の場合、浮変ゲート電極16は、第1のゲート電極材料膜16eと第2のゲート電極材料膜16eと第2のゲート電極材料膜16eと第2のゲート電極材料度16の統督構造により形成されて電極材料度16eの地積工程は、未子分離絶対度14項の込み工程は、未子分離絶対度12項がある。制御ゲート電極18は、図2に示すように、ワード線WL(WL1~WL8)として連続的にパターン形成される。制御ゲート電極18と同時に同じ材料度を用いて選択ゲート電極18との形成され、これはワード線WLと平行に選びゲート線SG(SG1, SG2)としてパターニングメカる。

20018] 浮遊ゲート電極16は、制御ゲート電極1 8及び選択ゲート電極18eに自己整合されてNAND型セル内の各メモリトランジスタ毎に分離される。制御ゲート電極18及び選択ゲート電極18eをマスクとし てイオン注入を行うことにより、NAND型セルの各メモリトランジスタのソース、ドレイン拡散層 19が形成される。制御ゲート電極 18及び選択ゲート電極 189の上には層間絶縁膜 20が形成され、この上にNANDセルの一端に接続されるピット線(BL)21が、ワード線WLと直交する方向にバターン形成される。

【0019】なお制御ゲート電極18と選択ゲート電極18eは、図2(b)ではほぼ同様の構造をもって示しているが、選択ゲート電極18eの直下のゲート絶縁にはメモリトランジスタ部に比べて厚く形成され、また選択ゲート電極18eは対向に分の断面位置以外の適当な位置で、ワード線方向に分離されず連続的にパター及びされている浮遊ゲート電極15の第2のゲート電極18度16bと接続される。

それより高くなっている。

【OO21】次に、この様なNAND型メモリアレイの 製造工程を具体的に説明する。 図3~図10は、図2 (a) の断面での製造工程を示している。図3に示すよ うに、シリコン基版11に、ゲート路操膜15を介して 浮遊ゲート電極となる第1のゲート電極材料膜168を 堆積し、更にその上に、素子分離絶縁限の CMP処理時 のストッパマスク材となるシリコン室化膜3 1を堆積す る。ゲート絶縁膜 1.5はこの実施例の場合、熱酸化によ るトンネル酸化膜である。ゲート電極材料膜15gは、 アモルファスシリコン棋又は多結晶シリコン棋である。 【0022】シリコン変化膜31上には、リソグラフィにより未子分離領域に関ロを持つレジストパターン32を形成する。そして、レジストパターン32をマスクと して、異方性ドライエッチングであ るR I Eにより、シ リコン変化膜 31、ゲート電極材料膜 15 a、ゲート絶縁敗 15をエッチングし、更に基板 1 1をエッチングし て、図 4に示すように、浅い素子分離用渡 1 3を形成す これにより、ストライプパターンの素子領域 1 2が 形成される。ゲート電極材料膜 1.5 e も素子形成領域 1 2と同じパターンに加工されるが、この政略ではまた。 NANDセル内のメモリトランジスタ毎の分離はなされ

(0023) レジストパターン32を除去した後、図5に示すように、未子分離絶縁膜となるCV Dによるシリコン酸化膜14を堆検する。次いでこのシリコン酸化膜14をシリコン金化膜31をストッパマスクとするCM

P処理により研磨して、図6に示すように、シリコン宏 化映3 1が露出して衆子分離渡13にはシリコン酸化映 14が埋め込まれて平坦化された状態を得る。

【0025】より詳細にいえば、コーナーAの浮遊ゲート電極材料膜16aに接する面位置は、浮遊ゲート電極材料膜15bの果だでは、ゲート絶縁膜15bの果だ面よりは高い。またコーナーAから離れた部分では未子分離絶縁膜14の面位置は浮遊ゲート電極材料膜15aのそれより高くなる。この等方性エッチングには、ウェッチングの他、プラスマエッチング等の等方性ドライエッチングを利用することもできる。

チング工程で、未子分離鉛緑膜14がマスクとなって洋

遊ゲート電極材料158,15b、特に素子分離絶録膜

堆積前に形成された第1のゲート電極材料膜15 mが未

子分離絶縁棋14の境界に沿って残ることがない。従っ

て、NANDセル内の隣接するメモリトランジスタの浮

遊ゲート電極16間が短絡するという事故は確実に防止

される.

【0028】図11及び図12は、この発明の別の実施例の製造工程を示している。上記実施例では、図7に示すようにクリコン変化限31を完全に除去した後に、未子分離結解取14のコーナーの後退処理を行った。これに対しこの実施例では、先の実施例の図6に示す未子分離絶縁度14の壁の込み工程の後、図11に示すようにシリコン変化限31の一部をエッチングする。この状態フェステク離絶縁度14にデオようにウリコン変化度31で特方性エッチングで行い、図12に示すようにコーナーAを後まして、先の実施例、下、残りのシリコン変化度31を除去して、先の実施例、と同様の工程を行う。

【0029】この実施例によると、衆子分離絶縁膜14。のコーナーAを後退させる等方性エッチングの工程で、側面からのオーバーエッチングによりコーナーAの幹場部がゲート絶縁膜15にかかり、ゲート絶縁膜15がエッチングされるという事題を確実に防止することができる。

【0030】上記実施例では、未子分離経緯膜14の埋め込み工程前に地接された第1のゲート電極材料膜16 eと、未子分離経線膜14の埋め込み後に重ねられた第2のゲート電極材料膜16 bの二層構造により浮遊ゲート電極を形成している。これは、浮遊ゲート電極16の側面をも制御ゲート電極18に対向させて結合容量を大きくするためである。しかし、第2のゲート電極材料膜16 aのみで浮遊ゲート電極を構成する場合にも、この発明は有効である。

【ロロ31】この発明は、NAND型EEPROMに限られず、同様の無子分離技術を適用する他の不揮発性メモリやMOSトランジスタ回路にも適用できる。具体的に図13は、通常のMOSトランジスタ回路に適用した実施例の平面図であり、図14(a)。(b)は図13のA-A、及び8-B。断面を示している。この実施例では、シリコン芸板41の一つの無子領域47内に一つの拡散層を共有して二つのMOSトランジスタQ1、Q2を形成する例を示している。

【0032】シリコン基板41には、先の実施例と同様に、素子分離を行う前にゲート絶縁映42を介して第1のゲート・電極材料限43e及び図示しないストッパマスク材料膜を堆破する。そして、RIEによりマスク材料度、第1のゲート電極材料限43eを素子例域に残すようにエッチングし、更に基板41をエッチングして、素子領域47を区画する満44を形成する。この清44に、これも先の実施例と同様にして素子分離絶縁限45のと端部コーナーAを等方性エッチングにより後退させる。

【0033】そして、第2のゲート電極材料膜43 bを 堆積し、これを下地の第1のゲート電極材料膜43 e と 共にパターニングして、ゲート電極配線43を形成す る。その後、イオン注入を行って、ソース、ドレイン拡 設層46を形成する。

【〇〇34】この実施例の場合にも、未子分離絶縁散4 5の上端部コーナーAを等方性エッチングにより後退さ せる処理を行うことよって、素子領域内でゲート電極4. 3をパターニングする際に、第1のゲート電極材料膜4 3gが余子分離領域の境界に沿ってエッチングされずに 残るという事態が確実に助止される。

[0035]:

[発明の効果] 以上述べたようにこの発明によれば、ト ランジスタのゲート電低材料膜が素子分離絶縁膜の遅め 込み工程前に堆積され、未子分離絶縁限が半導体萎振の 面より突出した状態に埋め込まれる半導体装置におい て、衆子分離絶縁既の上端部コーナーに対してゲート電 権のパターニング工程前に後退処理を施すことによっ て、ゲート電極のパターニング工程でゲート電極材料膜 のエッチング残りが生じるという事趣が防止される。 これにより、ゲート電極短路という不良のない信頼性の高 い半導体装置が得られる。

[図面の簡単な説明]

図1】この発明の一実施例によるNAND型EEPR OMのメモリセルアレイの平面図である。 【図2】図1のA-A、及び8-B、断面図である。

[図3] 同実施例の第1のゲート電極材料联堆検までの 工程を示す断面図であ る。

【図4】 岡実施例の素子分離用消形成の工程を示す断面

【図5】 同実施例の衆子分離絶縁膜堆積の工程を示す断 面図である。

【図6】 同実施例の素子分離絶縁膜の埋め込み工程を示 す断面図である。

[図7] 周実施例のマスク付除去工程を示す断面図であ

[図8] 同実施例の未子分離絶縁映に対する後退処理工 程を示す断節図である。

【図9】 同実施例の第1のゲート電極材料膜形成の工程 を示す断面図である。

[図 1 0] 岡実施例の制御ゲート電極形成の工程を示す 低面図である.

【図 1 1】別の実施例による希子分離発経験のエッチン グ工程を説明するための断面図である。

【図 1 2】 同実施例の衆子分離絶縁以エッチング工程を 示す断面図である.


[図 1 3] 別の実施例によるMOSトランジスタ回路の 平面図である。


[図14] 図13のA-A'及びB-B'断面図であ


【図 15】 従来のNAND型EEPROMメモリセルア レイの未子分離技術を説明するための図である。


【図 16】 同従来技術を説明するための図である。 【符号の説明】


1 1 1 9 リコン 基板、1 2 m 未子領域、1 3 m 沸、1 4 m 未子分離路量膜、15 m ゲート路録膜、1 6 m 浮遊ゲ ート電極、16g…第1のゲート電極材料膜、16b… 第2のゲート電極材料限、17…層間ゲート絶縁観、1 8…制御ゲート電極、19…ソース、ドレイン拡散層、 20…層間絶縁膜、21…ピット線、31…ソリコン窓 作跳.


























フロントページの統令

(72)発明者 飯塚 裕久

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン

ター内 ター内 (72)発明者 成田 一仁 三重県四日市市山之一色町字中龍宮800番 地 株式会社東芝四日市工場内

(72)発明者 有智 証一 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 (72)発明者 荒井 史隆

神奈川県横浜市礎子区新杉田町8番地 株式会社東芝横浜事業所内